选择题

题目 1
题干：在多用户机器中，应用程序员不能使用的指令是（ ）。
选项：
A. 访管指令
B. 访存指令
C. 启动 I/O 指令
D. 算术运算指令
答案：C
解析：在多用户机器中，为了保证系统的稳定性和安全性，启动 I/O 指令通常是特权指令，只有操作系统内核等具有相应权限的程序才能使用，应用程序员不能直接使用，以防止应用程序随意访问硬件设备而导致系统混乱。访管指令是用于请求操作系统服务的指令，应用程序员可以使用；访存指令用于访问内存，算术运算指令用于进行数学运算，这些都是应用程序员在编写程序时常用的指令。
题目 2
题干：浮点数机器字长和尾数位数一定时，如果尾数基值
R
m
​

增大，则运算中的精度损失和表示的精度分别会（ ）。
选项：
A. 减少和降低
B. 增大和提高
C. 增大和降低
D. 减少和提高
答案：A
解析：当尾数基值
R
m
​

增大时，在相同的尾数位数下，可表示的数的范围增大，但数的分布变得稀疏，即相邻两个数之间的间隔变大。这意味着在进行运算时，对于一些较小的数值变化可能无法精确表示，从而导致精度损失减少。然而，从表示精度来看，由于数的分布变稀疏，对于给定的数值，其表示的精确程度相对降低了。
题目 3
题干：机器指令执行结果出现异常引起的中断是（ ）。
选项：
A. 机器校验中断
B. I/O 中断
C. 程序性中断
D. 外中断
答案：C
解析：程序性中断是指因程序执行过程中出现的异常情况而引发的中断，如指令执行结果溢出、除数为零、非法指令等，这些都是机器指令执行结果出现异常的情况。机器校验中断通常是由于硬件故障等原因引起的；I/O 中断是由输入输出操作完成或出现异常等引发的；外中断是由外部设备或外部事件引发的，与机器指令执行结果异常无关。
题目 4
题干：与虚拟存储器的等效访问速度无关的是（ ）。
选项：
A. 主存的容量
B. 页面地址流
C. 页面调度策略
D. 辅存的容量
答案：D
解析：虚拟存储器的等效访问速度主要与主存容量、页面地址流以及页面调度策略有关。主存容量越大，能容纳的页面越多，可减少页面换入换出的次数，提高访问速度；页面地址流的分布情况会影响页面的命中情况，进而影响访问速度；不同的页面调度策略对页面的换入换出有不同的影响，也会影响访问速度。而辅存的容量主要影响虚拟存储器能提供的逻辑地址空间大小，与实际的访问速度无关。
题目 5
题干：“一次重叠” 中消除 “指令相关”，下列方法中最佳的是（ ）。
选项：
A. 不准在程序执行过程中修改指令
B. 增设相关专用通路
C. 推后下一条指令的执行
D. 推后下一条指令的分析
答案：A
解析：在 “一次重叠” 中，指令相关是指相邻两条指令之间存在某种关联，导致指令不能顺利重叠执行。不准在程序执行过程中修改指令，可以从根本上避免因指令修改而导致的指令相关问题，是一种较为简单有效的方法。增设相关专用通路主要用于解决数据相关问题；推后下一条指令的执行或分析虽然也能解决指令相关问题，但会降低指令执行的并行度，影响效率，不是最佳方法。
题目 6
题干：程序在主存中的定位技术不包括（ ）。
选项：
A. 静态再定位
B. 动态再定位
C. 虚实地址映像表
D. 自动再定位
答案：D
解析：程序在主存中的定位技术主要有静态再定位和动态再定位。静态再定位是在程序装入主存时进行地址转换，之后不再改变；动态再定位是在程序执行过程中根据需要进行地址转换，通常需要借助虚实地址映像表来实现。而自动再定位并不是一种常见的程序在主存中的定位技术。
题目 7
题干：现有 0 ~ 15 编号的 16 个处理器采用
PM2+3
单级网络互连，则与 13 号处理器相连的处理器编号是（ ）。
选项：
A. 1
B. 5
C. 7
D. 14
答案：B
解析：对于
PM2+3
单级网络互连，其计算公式为
(i+2
j
+3)modN
，其中
i
是源处理器编号，
j
是位移量，
N
是处理器总数。这里
N=16
，对于 13 号处理器，当
j=2
时，
(13+2
2
+3)mod16=(13+4+3)mod16=20mod16=4
，但没有 4 这个选项；当
j=1
时，
(13+2
1
+3)mod16=(13+2+3)mod16=18mod16=2
，也没有 2 这个选项；当
j=0
时，
(13+2
0
+3)mod16=(13+1+3)mod16=17mod16=1
，同样没有 1 这个选项；当
j=3
时，
(13+2
3
+3)mod16=(13+8+3)mod16=24mod16=8
，还是没有 8 这个选项；当
j=−1
时，
(13+2
−1
+3)
向下取整后
mod16=(13+0+3)mod16=16mod16=0
，不符合；当
j=−2
时，
(13+2
−2
+3)
向下取整后
mod16=(13+0+3)mod16=16mod16=0
，不符合；当
j=−3
时，
(13+2
−3
+3)
向下取整后
mod16=(13+0+3)mod16=16mod16=0
，不符合；当
j=4
时，
(13+2
4
+3)mod16=(13+16+3)mod16=32mod16=0
，不符合；当
j=−4
时，
(13+2
−4
+3)
向下取整后
mod16=(13+0+3)mod16=16mod16=0
，不符合。所以按照常规计算没有符合的选项，推测题目可能存在错误或特殊规定，如果按照循环移位的思想，13 号处理器向左循环移动 3 位得到 5 号处理器，所以答案选 B（这种方法并非标准的
PM2+3
计算方法，仅根据题目选项进行的一种推测）。
题目 8
题干：下列关于多处理机系统的任务粒度描述，不正确的是（ ）。
选项：
A. 任务粒度的大小，会显著影响多处理机的性能和效率
B. 任务粒度过小，系统的并行度会提高，则性能会提高
C. 任务粒度过小，系统的辅助开销增大，则性能会下降
D. 任务粒度过大，系统的并行度会降低，则性能会下降
答案：B
解析：任务粒度的大小确实会对多处理机的性能和效率产生显著影响。当任务粒度过小时，虽然系统的并行度会提高，但是会导致系统的辅助开销增大，如任务的调度、通信等开销增加，从而使性能下降，而不是性能会提高；任务粒度过大，会使系统可并行执行的任务减少，并行度降低，性能也会下降。
题目 9
题干：下列关于数据流计算机的描述，不正确的是（ ）。
选项：
A. 数据流计算机的主要目的是为了提高对操作级并行的开发水平
B. 数据流计算机擅长处理具有很强数据相关且并行性不高的任务
C. 数据流计算机需要花费较多的辅助开销和存储空间用于数据建立、识别和处理标记
D. 数据流计算机对标量运算非常有利，而对数组、递归及其他高级操作较难管理
答案：B
解析：数据流计算机的主要目的是提高操作级并行的开发水平，它通过数据驱动的方式来执行指令，对标量运算有利，但对数组、递归等高级操作较难管理，并且需要花费较多的辅助开销和存储空间用于数据的相关处理。然而，数据流计算机不擅长处理具有很强数据相关且并行性不高的任务，因为数据相关会限制其并行执行的能力，它更适合处理数据并行性较高的任务。
题目 10
题干：能够被硬件识别并执行的程序是（ ）。
选项：
A. 微指令程序
B. 高级语言程序
C. 汇编语言程序
D. 人工智能语言程序
答案：A
解析：微指令程序是直接由硬件识别并执行的程序，它是计算机硬件底层的控制程序，用于控制计算机的各种操作。高级语言程序、汇编语言程序和人工智能语言程序都需要经过编译、汇编等处理过程，将其转换为机器语言程序后才能被硬件识别和执行，它们本身不能直接被硬件识别执行。

填空题

1. 计算机系统设计的主要任务包括系统结构、系统硬件 和 系统软件的设计。 （一般计算机系统设计任务包含结构、硬件、软件方面）
2. 从多级层次结构出发，计算机系统设计的方法包括 “由上往下” 设计、 “由下往上” 设计和 “从中间开始向两边” 设计。
3. 根据信息传送方式的不同，通道可分为 字节多路通道、 数组多路通道和选择通道。
4. 当 Cache 块失效，将主存块装入 Cache 又出现 Cache 块冲突时，Cache 存储器采用的替换算法有 先进先出（FIFO） 算法或 最近最少使用（LRU） 算法。
5. 部件内部的各个处理子部件之间的流水称为 部件级流水 , 而处理机的各部件之间的流水则称为 系统级流水。
6. 中断响应次序是用 排队器硬件实现，中断处理次序可以通过设置 中断屏蔽的寄存器的值加以改变。
7. 交换开关的连接方式包括 直连 、 交叉 、上播和下播。
8. 标量流水线处理机解决全局相关问题的方法包括 猜测法 、加快和提前形成条件码、 采用延迟转移 和加快短循环程序的处理。
9. 对称多处理机的各个处理器的地位是均等的，可以同等地访问 共享存储器 和运行操作系统。
10. 超标量处理机是利用 资源重复 , 设置多个执行部件寄存器堆端口，而超流水线处理机则是侧重开发 时间并行性 , 在公共的硬件上采用较短的时钟周期来提高速度。

简答题

1. 简述总线控制的三种方式及各需要增加用于总线控制的控制线根数：
   集中式串行链接控制：也叫链式查询方式。只需三根控制线，分别是总线请求线（BR）、总线忙线（BS）、总线同意线（BG）。它的特点是总线同意信号串行地从一个部件传送到下一个部件，离总线控制器近的部件优先级高。
   集中式定时查询方式：一般需要（log₂N） + 2 根控制线，其中 N 是连接在总线上的部件数。除了总线请求线（BR）和总线忙线（BS）外，还需要一组设备地址线来选择响应请求的设备，设备地址线的数量取决于部件的数量，为 log₂N 根。这种方式是通过计数器定时查询各部件的总线请求。
   集中式独立请求方式：需要 2N + 1 根控制线，N 为部件数。除了总线忙线（BS）外，每个部件都有独立的总线请求线（BRi）和总线同意线（BGi）。各部件的请求可独立地送到总线控制器，能快速响应优先级高的部件请求。

2. 简述提出虚拟存储器的原因并根据存储映像算法的不同写出虚拟存储器主要的三种存储管理方式：
   提出原因：为了给用户提供更大的随机存取空间，解决主存容量不足的问题，让编程人员在编写程序时不受主存实际容量的限制，使得大程序能在较小的主存中运行。同时，提高主存的利用率和系统的性能。
   三种存储管理方式：
   页式存储管理：将主存和虚拟存储器都划分成大小相等的页，程序按页为单位进行存储和调度，通过页表来实现虚页到实页的映射。
   段式存储管理：按照程序的逻辑结构（如过程、函数、数据段等）将程序划分为若干段，每段有自己的段名和长度，通过段表来实现段的虚地址到实地址的转换。
   段页式存储管理：结合了页式和段式的优点，先将程序按逻辑结构分段，再将每段划分为若干页，通过段表和页表来实现虚地址到实地址的映射。

3. 简述阵列处理机与流水线处理机的区别：
   结构原理：
   阵列处理机是由多个相同的处理单元（PE）通过互连网络连接而成的并行处理机，所有处理单元在统一的控制器控制下，对各自的数据进行相同的操作，属于单指令流多数据流（SIMD）计算机。
   流水线处理机是把一个重复的过程分解为若干个子过程，每个子过程由专门的功能部件来实现，各个功能部件在时间上依次重叠执行，属于单指令流单数据流（SISD）计算机在时间上的并行。
   并行性实现方式：
   阵列处理机是通过空间上的并行，即多个处理单元同时执行相同操作来提高处理速度，主要开发的是数据级并行。
   流水线处理机是通过时间上的并行，将指令的执行过程分段，使不同指令的不同阶段在同一时间并行执行，提高指令执行的吞吐率。
   应用场景：
   阵列处理机适合处理数组、矩阵等具有大量数据并行性的计算任务，如气象预报、图像处理等。
   流水线处理机适用于指令级并行度较高的通用计算任务，如一般的科学计算和数据处理等。

4. 简述设计 RISC 计算机的基本技术：
   选取使用频率高的指令：只选取使用频率高、简单的基本指令，避免复杂指令，使指令系统更加精简。
   采用简单而又统一的指令格式：指令长度固定，指令格式种类少，寻址方式少，便于指令的译码和执行，提高指令执行速度。
   采用 Load/Store 结构：只有 Load（从存储器取数据到寄存器）和 Store（将寄存器数据存回存储器）指令能访问存储器，其余指令都在寄存器之间进行操作，减少了对存储器的访问次数，加快了指令执行速度。
   采用流水线技术：将指令执行过程划分为多个阶段，如取指、译码、执行、访存、写回等，使不同指令的不同阶段在时间上重叠执行，提高指令的执行效率和吞吐率。
   采用高速缓冲存储器（Cache）：在 CPU 和主存之间设置高速缓存，减少 CPU 访问主存的时间，提高程序执行速度。
   优化编译技术：通过优化编译器，生成高效的目标代码，充分发挥 RISC 结构的优势，提高系统性能。

5. 简述多处理机的概念并根据硬件构形不同写出多处理机的两种类型：
   概念：多处理机是由多个处理机（CPU）组成的计算机系统，这些处理机通过共享存储器或通信网络连接在一起，能够并行地执行多个程序或任务，提高系统的处理能力和性能，属于多指令流多数据流（MIMD）计算机。
   两种类型：
   共享存储器多处理机：多个处理机通过共享的主存储器进行通信和数据交换，处理机之间可以直接访问共享存储器中的数据。其优点是数据通信速度快，缺点是存在访存冲突和可扩展性问题。
   分布式存储器多处理机：每个处理机都有自己的本地存储器，处理机之间通过高速通信网络进行数据交换和通信。这种结构可扩展性好，能有效避免访存冲突，但数据通信开销相对较大。